

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 06-068049

(43)Date of publication of application : 11.03.1994

(51)Int.Cl.

G06F 15/16

G06F 9/44

(21)Application number : 04-221188

(71)Applicant : SHARP CORP

(22)Date of filing : 20.08.1992


(72)Inventor : OGAWA KENJI

(54) COMPUTER ARCHITECTURE

(57)Abstract:

PURPOSE: To increase the execution speed and to easily perform the control by optimizing object assignment to each CPU.

CONSTITUTION: A main CPU 3 successively assigns sets of objects of high independence so that sub-CPU's 5 are loaded as equally as possible. Each sub-CPU 5 successively executes the assigned object group and outputs flags indicating the end of individual objects and instance variables required for objects in the other sub-CPU's 5 in accordance with requests of the main CPU 3. The main CPU 3 monitors flags indicating the end of objects in sub-CPU's 5 and adjusts the timing for the purpose of preparing for execution of mutually related objects in different sub-CPU's 5 and delivers the instance variables. Thus, a series of operations are repeated till the end of all objects.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-68049

(43)公開日 平成6年(1994)3月11日

(51)IntCl.⁵

G 0 6 F 15/16
9/44

識別記号

3 7 0 Z 8840-5L
3 3 0 Z 9193-5B

庁内整理番号

F I

技術表示箇所

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号 特願平4-221188

(22)出願日 平成4年(1992)8月20日

(71)出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 小河 健治

大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内


(74)代理人 弁理士 梅田 勝

(54)【発明の名称】 コンピュータ・アーキテクチャ

(57)【要約】

【目的】 本発明のコンピュータ・アーキテクチャは、オブジェクト指向プログラムを実行するコンピュータにおいて、高速化と効率化を図る。

【構成】 メインCPUが、それぞれ独立性が高いオブジェクトの集まりを、各サブCPUの負荷が出来るだけ均等になるように順次割り当てる。



1

【特許請求の範囲】

【請求項1】 各CPUに置かれ一時的な記憶をするキャッシュメモリと、記憶手段を有する主記憶手段と、データベース、アドレスバス、その他周辺装置からなるコンピュータ・ハードウェアと、CPUの内オブジェクト群を順次実行する複数のサブCPUと、オブジェクト指向のプログラムを実行するために各装置への制御を行う制御手段と、前記サブCPUへのオブジェクト群の割り当てを行う分割手段と、オブジェクトの終了を示すフラグの監視を行う監視手段と、タイミングの調整を行う調整手段と、オブジェクト間のインスタンス変数の受け渡しを行う受け渡し手段とを有するメインCPUと、プログラム実行前に前記メインCPUの処理の組み立ても含んだコード変換を行うコンパイラとからなることを特徴とするコンピュータ・アーキテクチャ。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明はコンピュータ・アーキテクチャに関するものである。

【0002】

【従来の技術】 従来の技術によるコンピュータのアーキテクチャは図4に示すように、1個のCPUと主記憶装置と命令・データベース、アドレスバス、その他周辺装置より構成されるもので、プログラムを記憶装置に記憶させて1個ずつの命令を逐次実行する。また、CPUと主記憶装置の間に高速なキャッシュ・メモリ（緩衝記憶装置）を設けている。

【0003】 図4のシングルプロセッサ型のコンピュータはプログラムの実行速度が本質的にCPUの実行速度により制約されている。

【0004】 高速化が要求される場合には、図5のように、複数のCPUと複数のキャッシュメモリと主記憶装置および命令・データベース、アドレスバスその他周辺装置より構成されるマルチプロセッサ型のコンピュータが採用される。マルチプロセッサ型のコンピュータは、プログラムを適当な大きさのモジュールに分割して複数のCPUで実行させる事により高速化を図っている。

【0005】 しかし、マルチプロセッサ型のコンピュータは、CPUの数を増やしてコストをかけた割にはそれほど性能が上らない場合が多い。その原因は、主にモジュール分割の仕方が悪くて各CPUの動作が独立性が薄いために、各CPUから共通資源であるメモリやバスへのアクセスが頻繁に発生したり、キャッシュの不整合が発生したりするため、極端にスピードが落ちることもある。

【0006】 キャッシュの不整合とは本来同一であるべきデータが別々のキャッシュに存在して、一方のデータがCPUに書き換えられた時にデータが一致せずに矛盾

2

が起こってしまうものである。これらの事を避けて実行性能を上げるためには、なんらかの複雑な制御が必要になる。

【0007】 図6は逐次制御のコンピュータにおけるタイミング図を示す。

【0008】 プログラムとしては、これまでの主流で従来技術の逐次制御すなわちノイマン型コンピュータに適している、手続き型プログラムと、近年ユーザーインターフェースを良くしたり、プログラム開発を容易にするために開発され、今後主流になると目されている、オブジェクト指向プログラムが存在する。

【0009】 手続き型プログラムはデータと手続きが別々でサブルーチンを多用しているために、マルチプロセッサ型のコンピュータにより手続き型プログラムを実行させると独立性が高いモジュールに分割することが難しく、十分な性能が得られにくい。

【0010】 一方、オブジェクト指向プログラムではデータと手続きが一まとまりになったオブジェクトの集まりで表現され、各オブジェクト同士の結合はインスタンス変数と呼ばれる変数でなされ、各オブジェクトの関係は親と子といった階層構造になっている。しかし、オブジェクト指向プログラムをマルチプロセッサ型のコンピュータにより実行させる場合においても、各CPUへの最適なオブジェクトの割り当てがなされていないと、各CPUから共通資源であるメモリやバスへのアクセスが頻繁に発生して十分な性能が得られるとは限らない。あるいは、なんらかの複雑な制御が必要になったりする。

【0011】

【発明が解決しようとする課題】 上述のように従来は、オブジェクト指向のプログラムをコンピュータで実行する場合に、より高速化が要求されるためにマルチプロセッサ型のコンピュータを利用しても、各CPUへの最適なオブジェクトの割り当てがなされていないと、各CPUから共通資源であるメモリやバスへのアクセスが頻繁に発生して十分な性能が得られるとは限らない。

【0012】 本発明はこのような点に鑑みなされたものであり、オブジェクト指向プログラムを実行するコンピュータにおいて、高速化と効率化を図る事を目的とする。

【0013】

【課題を解決するための手段】 本発明によれば、各CPUに置かれ一時的な記憶をするキャッシュメモリと、記憶手段を有する主記憶手段と、データベース、アドレスバス、その他周辺装置からなるコンピュータ・ハードウェアと、CPUの内オブジェクト群を順次実行する複数のサブCPUと、オブジェクト指向のプログラムを実行するために各装置への制御を行う制御手段と、前記サブCPUへのオブジェクト群の割り当てを行う分割手段と、オブジェクトの終了を示すフラグの監視を行う監視手段と、タイミングの調整を行う調整手段と、オブジェクト

3

間のインスタンス変数の受け渡しを行う受け渡し手段とを有するメインCPUと、プログラム実行前に前記メインCPUの処理の組み立ても含んだコード変換を行うコンパイラとからなることを特徴とするコンピュータ・アーキテクチャである。

【0014】

【作用】上記のコンピュータ・アーキテクチャによって、従来技術によってオブジェクト指向プログラムをマルチプロセッサ型のコンピュータで実行する場合と比べて、各CPUへのオブジェクトの割り当てが最適であるので、実行速度が優れたり、制御が容易になったりする。

【0015】

【実施例】図1に本発明のコンピュータ・アーキテクチャのブロック図を、図2にタイミング図を示している。また、図3はオブジェクト指向プログラムの流れ図の簡単な例を示す。

【0016】オブジェクト指向プログラムの場合、図3の流れ図のように例えば図形を描くオブジェクト1や、ウィンドウタイトルを出力するオブジェクト2、テキストを表示するオブジェクト3等が同時に、独立して実行される場合が多い。

【0017】本発明のコンピュータ・アーキテクチャは、メインCPUが、それぞれ独立性が高いオブジェクトの集まりを各サブCPUの負荷が出来るだけ均等になるように順次割り当てる。サブCPUは割り当てられたオブジェクト群を順次実行し、メインCPUの要求に応じて個々のオブジェクトの終了を示すフラグや他のサブCPU内のオブジェクトが必要とするインスタンス変数を出力する。また、メインCPUはサブCPUのオブジェクトの終了を示すフラグを監視したり、関連のあるオブジェクトどうしが別々のサブCPUで実行される場合などのためにタイミングを調整したり、インスタンス変数の受け渡しをしたりする。これら一連の動作を全てのオブジェクトが終了するまで繰り返す。

【0018】メインCPUの動作は、あらかじめプログラムの内容に応じてコンパイラによって最適に組み立てられる。

【0019】なお、メモリ領域は従来技術でも行われている仮想メモリの仕組みで主記憶装置だけでなく、周辺

4

装置の外部記憶装置に取られる事もある。

【0020】またサブCPUの数は、要求性能とコストにより決められる。

【0021】従来技術においてもCPUを複数個設けたマルチプロセッサ型のコンピュータが存在するが、本発明の方がよりオブジェクト指向プログラムの特徴を生かしたアーキテクチャを採用したために実行速度がすぐれていたり、制御が容易であったりする。

【0022】

10 【発明の効果】以上のように本発明によれば、従来技術のコンピュータよりも実行速度が優れていたり、制御が容易であったりする。特に、各サブCPUが独立性の高いオブジェクトを実行するので、メモリをアクセスしなくてもキャッシュメモリやCPU内の高速なレジスタに必要なデータが見つかる事が多いので実行速度を速くすることができる。

【図面の簡単な説明】

【図1】本発明のコンピュータ・アーキテクチャが適用されるコンピュータのブロック図である。

20 【図2】本発明のコンピュータ・アーキテクチャが適用されるコンピュータのタイミング図である。

【図3】本発明のコンピュータ・アーキテクチャのオブジェクト指向プログラムの流れを示す図である。

【図4】従来技術におけるシングルプロセッサ型の構成を示すブロック図である。

【図5】従来技術におけるマルチプロセッサの構成を示すブロック図である。


【図6】従来技術での逐次制御のコンピュータにおけるタイミング図である。

30 【符号の説明】


- 1 主記憶装置
- 2 外部記憶装置
- 3 メインCPU
- 4 キャッシュ・メモリ
- 5 サブCPU
- 6 メモリバス
- 7 命令・データバス
- 8 アドレスバス
- 9 CPU

40


【図1】




【図2】




【図3】



【図4】



【図5】



【図6】

